“阻变忆阻器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8856373个，建议您升级VIP下载更多相关专利

[发明专利]一种基于阻变忆阻器的电压保护电路及其应用-CN201210119083.7有效
发明人：黄如;杨庚雨;叶乐;张耀凯;陈诚;蔡一茂 -专利权人：北京大学
申请日： 2012-04-20 - 公布日： 2012-08-15 - 主分类号： H02H9/04 文献下载
摘要：本发明公开了一种基于阻变忆阻器的电压保护电路及其应用。本发明的电压保护电路包括：电阻连接至运算放大器的一个输入端；运算放大器的另一输入端接地；阻变忆阻器连接在电阻连接至运算放大器的一端与运算放大器的输出端之间；阻变忆阻器为双极阻变忆阻器；电阻和阻变忆阻器与运算放大器的连接为同相电压保护电路或者为反相电压保护电路本发明利用加在阻变忆阻器两端的电压超过发生阻变的阈值时，阻变忆阻器的阻值变小的特性，通过在电阻与运算放大器的输出端之间连接阻变忆阻器，使得当输入电压变大时，输出电压不会过高，从而以起到保护元件的作用。
一种基于阻变忆阻器电压保护电路及其应用

[发明专利]忆阻器及其制作方法、阻变式存储器-CN202080047443.X在审
发明人：胡泽望;姚国峰;沈健 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2020-08-13 - 公布日： 2022-03-22 - 主分类号： H01L45/00 文献下载
摘要：本申请提供一种忆阻器及其制作方法、阻变式存储器。忆阻器包括依次层叠的底电极、阻变层和顶电极，底电极和顶电极中的至少一者在其平面方向上相对阻变层向内凹陷；其中，底电极和顶电极由金属或者金属化合物制成，阻变层由阻变材料制成。本申请提供的忆阻器可减小阻变层的边缘损伤区域对忆阻器的循环及保持特性的影响，提升阻变式存储器的可靠性。
忆阻器及其制作方法阻变式存储器

[发明专利]忆阻器及其制备方法-CN202011001124.3在审
发明人：吴华强;钱鹤;李辛毅 -专利权人：清华大学
申请日： 2020-09-22 - 公布日： 2022-03-29 - 主分类号： H01L27/24 文献下载
摘要：一种忆阻器及其制备方法。该忆阻器包括至少一个忆阻单元，至少一个忆阻单元中的每个包括晶体管和至少一个忆阻元件，晶体管包括源极和漏极；至少一个忆阻元件中的每个包括第一电极、阻变层、第二电极以及钝化层，第一电极与源极或漏极电连接；阻变层在第一电极和第二电极之间；钝化层至少覆盖阻变层的侧壁。该钝化层可以避免阻变层和与其相邻的介质层或绝缘层之间产生离子相互扩散的问题，并且在忆阻器包括多个忆阻单元时，还可以避免忆多个阻单元在工作过程中产生串扰而对忆阻器的整体性能产生不良影响。
忆阻器及其制备方法

[发明专利]进位电路和芯片-CN201210381379.6有效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-10-10 - 公布日： 2013-01-16 - 主分类号： H03K19/094 文献下载
摘要：本发明实施例公开了进位电路和芯片，该电路包括：阻变忆阻器阵列和比较器；阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为进位电路的信号输入端；阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个比较器的输入端相连接，以使比较器的输出端作为进位电路的信号输出端；比较器的输入端接收到的电压大于阈值电压时，比较器的输出端输出高电平，比较器的输入端接收到的电压小于阈值电压时，比较器的输出端输出低电平。
进位电路芯片

[发明专利]一种基于模拟型阻变和阈值型阻变的堆叠忆阻器及其制备方法-CN202210057163.8在审
发明人：王中强;卞景垚;陶冶;徐海阳;刘益春 -专利权人：东北师范大学
申请日： 2022-01-19 - 公布日： 2022-05-13 - 主分类号： H01L27/24 文献下载
摘要：本发明公开了一种基于模拟型阻变和阈值型阻变的堆叠忆阻器及其制备方法，该堆叠忆阻器包括模拟型忆阻器和阈值型忆阻器，模拟型忆阻器包括顶电极Au、阻变层氧化钨(WOX)薄膜及底电极W；阈值型忆阻器包括顶电级W、阻变层银掺杂卡胶(Ag:ι‑car)薄膜及底电极Pt。该在堆叠忆阻器单个Au/氧化钨/W/银掺杂卡胶(Ag:ι‑car)/Pt/Ti/SiO2/Si忆阻器件中演示了人工神经元的LIF行为，通过调整施加脉冲的间隔和幅值
一种基于模拟型阻变阈值堆叠忆阻器及其制备方法

[发明专利]一种基于柔性基底的偏铝酸铜忆阻器及制备方法-CN202010880247.2在审
发明人：李伟;伊海;田伟;陈鹏宇;李东阳;李春梅;蒋向东 -专利权人：电子科技大学
申请日： 2020-08-27 - 公布日： 2020-11-20 - 主分类号： H01L45/00 文献下载
摘要：本发明提供一种基于柔性基底的偏铝酸铜忆阻器，忆阻器自上而下依次具有上电极、阻变层、下电极、柔性基底的垂直四层结构；忆阻器的上电极为铜薄膜或银薄膜；忆阻器件的阻变层为偏铝酸铜薄膜；下电极为氧化铟锡透明导电薄膜；柔性基底为聚萘二甲酸乙二醇酯或聚对苯二甲酸乙二醇酯材料，本发明基于偏铝酸铜薄膜的柔性忆阻器，制备工艺简单、成本低廉且能够在聚合物柔性基底上获得良好的阻变特性。本发明所述的忆阻器扩宽了忆阻器阻变层的材料体系，有望在柔性器件、可穿戴电子器件领域获得应用。
一种基于柔性基底偏铝酸铜忆阻器制备方法

[发明专利]一种电流预作用提升非晶碳忆阻器阻变可靠性的方法-CN201910508094.6在审
发明人：赵晓宁;王中强;丁文涛;林亚;徐海阳;刘益春 -专利权人：东北师范大学
申请日： 2019-06-12 - 公布日： 2019-10-11 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种电流预作用提升非晶碳忆阻器阻变可靠性的方法，属于微电子器件领域。该方法预先利用微小电流作用于非晶碳忆阻器，能够诱导非晶碳内部sp²杂化团簇团聚，增强薄膜内部局域电场，进而降低非晶碳忆阻器初始形成电压、降低导电通道随机性，从而提升非晶碳忆阻器阻变可靠性本发明提供了一种设备操作简便、CMOS工艺兼容的忆阻器性能优化方法，该方法能够有效降低非晶碳忆阻器件的形成电压，显著降低器件阻变参数波动，明显提升器件阻变耐受性，有利于突破忆阻器件集成应用技术壁垒，利于商业化推广实用
非晶碳忆阻器耐受性随机性微电子器件电场导电通道降低器件器件集成设备操作提升器件微小电流性能优化应用技术增强薄膜变参数团簇诱导壁垒兼容团聚

[发明专利]一种忆阻电路及集成电路-CN202310390685.4在审
发明人：张补;张军;董雷宏;潘严琴;桃李;王文峰;王浩 -专利权人：湖北大学;湖北江城实验室
申请日： 2023-04-13 - 公布日： 2023-07-11 - 主分类号： G11C5/02 文献下载
摘要：本申请属于忆阻器技术领域，提供了一种忆阻电路及集成电路，忆阻电路包括：N个忆阻输入电路、M个忆阻输出电路、触发逻辑电路以及触发器；忆阻输入电路由输入阻变忆阻器和输入场效应管串联组成，忆阻输出电路由输出阻变忆阻器和输出场效应管串联组成，触发器的反相时钟端以及触发逻辑电路的输出端共接于反相时钟信号端，触发逻辑电路的第一输入端连接电源端，触发逻辑电路的N个第二输入端分别连接N个所述忆阻输入电路，通过设计新颖结构的忆阻电路可以降低运算复杂度
一种电路集成电路

[发明专利]反相器电路和芯片-CN201210361604.X无效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-09-25 - 公布日： 2013-01-23 - 主分类号： H03K19/094 文献下载
摘要：本发明实施例公开了反相器电路和芯片，该电路包括：阻变忆阻器方阵和电流敏感模块；阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为信号输入端口；阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个电流敏感模块的输入端相连接本发明实施例中，在节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。
反相器电路芯片

[发明专利]忆阻器的制造方法、忆阻器和阻变式随机存取存储器RRAM-CN201880000463.4在审
发明人：姚国峰;沈健 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2018-03-16 - 公布日： 2019-12-06 - 主分类号： H01L45/00 文献下载
摘要：本申请实施例提供了一种忆阻器的制造方法、忆阻器和阻变式随机存取存储器RRAM，该忆阻器的制造方法包括：沉积所述忆阻器的下电极；在沿所述忆阻器的下电极的沉积方向的截面制备所述忆阻器的电阻层；在所述忆阻器的电阻层上制备所述忆阻器的上电极
忆阻器电阻层下电极制备随机存取存储器沉积方向电极沉积制造申请

[发明专利]基于串联结构的高稳定多阻态忆阻器及其制备方法-CN202011357101.6在审
发明人：韩传余;方胜利;安磊;刘卫华;韩峥嵘;张骐智;王小力 -专利权人：西安交通大学
申请日： 2020-11-27 - 公布日： 2021-03-12 - 主分类号： H01L45/00 文献下载
摘要：本发明提出基于串联结构的高稳定多阻态忆阻器及其制备方法，以解决现有多阻态忆阻器性能不稳定、阻变机理不明晰、可重复性不高的技术问题。该多阻态忆阻器包括上电极、阻变层及下电极，其中，阻变层包括2‑8层单忆阻器堆叠结构，层间采用惰性金属材料作为阻挡层；基于导电细丝型忆阻器堆叠结构采用导电细丝型阻变材料，基于氧化还原反应型忆阻器堆叠结构采用富氧层阻变材料和活性金属材料多阻态忆阻器中，导电细丝型阻变材料采用HfO2、Al2O3、TaO忆阻器堆叠结构的制备方法。
基于串联结构稳定多阻态忆阻器及其制备方法

[发明专利]一种基于氧化铌的莫特忆阻器阵列及其制备方法、莫特忆阻器和应用-CN202310785834.7在审
发明人：张彦忠;王宇;王沿霁;安欣悦;童袆 -专利权人：南京邮电大学
申请日： 2023-06-29 - 公布日： 2023-10-13 - 主分类号： H10N79/00 文献下载
摘要：本发明公开了一种基于氧化铌的莫特忆阻器阵列及其制备方法、莫特忆阻器和应用，所述莫特忆阻器由下至上分为底电极层、阻变层和顶电极层，所述阻变层为氧化铌，所述莫特忆阻器的顶电极层的电极和底电极的电极由多个相互平行且设有间隙的电极组成，所述顶电极层与底电极层呈交叉状布设，以提高莫特忆阻器的集成度。本发明通过将氧化铌作为阻变层材料，使莫特忆阻器阵列、莫特忆阻器表现出良好的阈值切换特性以及良好的器件稳定性和循环稳定性，能够更好地应用于神经元电路的搭建，且制备莫特忆阻器阵列的方法较为简单、高效，适合在产业上推广使用
一种基于氧化莫特忆阻器阵列及其制备方法应用

[发明专利]与逻辑电路和芯片-CN201210380759.8有效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-10-09 - 公布日： 2013-01-16 - 主分类号： H03K19/20 文献下载
摘要：本发明实施例公开了与逻辑电路和芯片，该电路包括：阻变忆阻器阵列和比较器；阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为与逻辑电路的信号输入端或辅助信号输入端，辅助信号输入端工作时连接到低电平；阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个比较器的输入端相连接，以使比较器的输出端作为与逻辑电路的信号输出端；比较器的输入端接收到的电压大于阈值电压时，比较器的输出端输出高电平，比较器的输入端接收到的电压小于阈值电压时，比较器的输出端输出低电平。
逻辑电路芯片

[发明专利]或逻辑电路和芯片-CN201210381386.6有效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-10-10 - 公布日： 2013-01-23 - 主分类号： H03K19/20 文献下载
摘要：本发明实施例公开了或逻辑电路和芯片，该电路包括：阻变忆阻器阵列和比较器；阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为或逻辑电路的信号输入端或辅助信号输入端，辅助信号输入端工作时连接到高电平；阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个比较器的输入端相连接，以使比较器的输出端作为或逻辑电路的信号输出端；比较器的输入端接收到的电压大于阈值电压时，比较器的输出端输出高电平，比较器的输入端接收到的电压小于阈值电压时，比较器的输出端输出低电平。
逻辑电路芯片

[发明专利]移位寄存器电路和芯片-CN201210359883.6有效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-09-25 - 公布日： 2013-01-16 - 主分类号： G11C19/28 文献下载
摘要：本发明实施例公开了移位寄存器电路和芯片，该电路包括：阻变忆阻器方阵和电流敏感模块；阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为信号输入端口；阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个电流敏感模块的输入端相连接本发明实施例中，在节省移位寄存器电路所占面积的同时，实现了移位寄存器电路可编程的性能。
移位寄存器电路芯片

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条